تكوين أجهزة النظام
يتكون كل جهاز إرسال واستقبال عالي السرعة من قناتين: جهاز إرسال وجهاز استقبال. يتكون جهاز الإرسال والاستقبال من طبقة فرعية للتشفير المادي (PCS ، وطبقة فرعية لتشفير Si-Cal للمجال P) وطبقة فرعية إضافية للوسائط المادية (PMA ، طبقة فرعية إضافية لوسائط Physic-Cal).
تتضمن PCS التنفيذ المنطقي الأساسي للوظائف الرقمية في جهاز الإرسال والاستقبال المتوافق مع البروتوكول المدعوم ، وتشتمل قناة الإرسال على تعويض الطور FIFO ، ومسلسل البايت ، ومشفِّر 8B / 10B ووحدات نمطية أخرى. تتضمن قنوات الاستقبال محاذاة الكلمات ، ومطابقة معدل FIFO ، ووحدة فك ترميز 8B / 10B ، وفك سلسلة البايت ، وفرز البايت ، وتعويض الطور FIFO والوحدات النمطية الأخرى.
تتضمن PMA دائرة تمثيلية لمخازن الإدخال / الإخراج و CDR و SER / DES والترجيح المسبق القابل للبرمجة والمعادلة لتحسين أداء قناة البيانات التسلسلية.
عندما تعمل قناة جهاز الإرسال والاستقبال للجهاز ، يتم إرسال البيانات المتوازية الناتجة في بنية FPGA من خلال جهاز الإرسال PCS و PMA ، ثم يتم تحويلها أخيرًا إلى بيانات تسلسلية ليتم إرسالها. تتم معالجة البيانات التسلسلية المدخلة المستلمة بواسطة جهاز الاستقبال PMA و PCS بتنسيق البيانات التسلسلية ويتم نقلها إلى بنية FP الداخلية لمزيد من المعالجة.
تكامل FPGA
تستخدم أجهزة الإرسال والاستقبال عالية السرعة على نطاق واسع. بأخذ قرص الحالة الصلبة لواجهة SATA على أساس FPGA كمثال ، فإن قرص الحالة الصلبة لواجهة SATA هو تطور الاتجاه المستقبلي ، بينما تدرك أجهزة الإرسال والاستقبال التسلسلية عالية السرعة وضع تخزين IP الأساسي لـ SATA ، وأجهزة الإرسال والاستقبال عالية السرعة هي المكونات الرئيسية من تنفيذ الطبقة المادية لبروتوكول SATA. تعمل البيانات التسلسلية لبروتوكول SATA بمعدل نقل يبلغ 1.5-6 جيجابت / ثانية ، والذي لا يمكن تحقيقه بشكل مباشر بواسطة FPGA. من أجل تلبية هذا الطلب ، يقوم العديد من مصنعي FPGA بدمج الأجهزة المادية عالية السرعة للأغراض العامة داخل FPGA ، وتوفير وضع تكوين مرن لإنجاز العديد من الوظائف المماثلة.
